复旦大学周鹏教授课题组《Adv. Mater.》综述：二维半导体在硅时代的发展之路

点击蓝字关注我们

目前晶体管缩放、能效与存储困境等因素共同限制了硅基集成电路性能的提升。二维（2D）半导体凭借超薄结构、多样化能带、独特的电子特性以及与硅兼容的工艺，为持续推动集成电路先进性能提供了可能。近日，复旦大学微电子学院周鹏教授团队聚焦回顾并讨论了2D半导体在硅基时代的两大发展之路：（1）用于缓解硅基电路的挑战（2）用于创造超越冯·诺依曼架构的技术，相关长文综述以“The Road for 2D Semiconductors in the Silicon Age”为题发表于《先进材料》（Advanced Materials）。复旦大学微电子学院博士生王水源为第一作者，周鹏教授为通讯作者。该项工作得到国家自然科学基金委，上海市科学技术委员会，国家重点研究开发项目，上海市教育发展基金会和上海市教育委员会曙光项目资助。1. 路径I：用于缓解硅基电路面临的挑战
半导体工艺节点缩放经历了不同的时代，相应的晶体管架构也实现了迭代。从最初的Happy Scaling到以应力硅、高k金属栅极为代表由架构驱动的Less Happy Scaling，再发展到以FinFET为代表的Post-Moore Scaling，直至目前最先进的GAAFET、MBCFET，但成本、性能或面积挑战已逐渐显现，如图1所示。随着尺寸缩放至10nm以下水平，缩放已经变得不可持续，短沟道效应加剧，阈值电压下降，载流子速度饱和，亚阈值特性退化，栅极将无法有效关断沟道，使得硅晶体管漏电和能耗显著增加，硅基电路面临缩放挑战。并且受限于热载流子注入机制，硅晶体管的亚阈值摆幅存在一个热力学极限，这阻碍了工作电压的可持续微缩，导致了能效瓶颈。此外，存储器在集成电路中至关重要，但其也面临着数据高速写入与长时间保持无法共存的矛盾，进而导致了存储和逻辑单元间的速度失配问题，以及复杂的存储器层次架构。
图1. 晶体管架构随着工艺节点推进而演变，引入2D材料将使其进入异质缩放时代二维材料的引入能为缓解当前硅电路遭遇的缩放、能效挑战与存储困境提供一种有希望的解决方案。二维半导体沟道能够减薄至原子级厚度，同时表现出卓越的静电控制能力，可以有效降低工作电压/电流以及能耗。二维材料天然免疫短沟道效应影响，并且无悬挂键的洁净表面有效减少了因散射导致的载流子迁移率退化问题。丰富的能带结构还便于灵活设计多样化的新型逻辑和存储器件，具有开发低功耗和高性能集成电路的潜力。沿着More Moore路线，作者回顾了各种新型二维晶体管，包括鳍式场效应晶体管（FinFET）、多桥沟道场效应晶体管（MBCFET）、隧穿场效应晶体管（TFET）、负电容场效应晶体管（NCFET）、狄拉克源场效应晶体管（DSFET），能够在亚纳米尺度对沟道进行有效调制，用于缓解硅基晶体管缩放、能效挑战，如图2所示；此外，作者总结了众多新兴的二维存储器，包括闪存、半浮栅、隧穿、阻变、铁电存储器，并统计了相应的性能指标。通常，二维存储器在操作速度、工作电压和泄漏电流方面表现出更大的潜能。且通过改善二维闪存中的界面耦合、锐利度，或者通过协同优化势垒高度、栅极耦合比和界面清洁度，能够实现纳秒级操作的非易失性存储器，从而解决了硅基存储器高速写入与长时间保持无法共存的困境。
图2. 二维器件用于缓解硅晶体管面临的缩放与能效挑战2. 路径II：用于创造超越冯·诺依曼架构的技术
接下来，作者重点讨论了冯·诺依曼瓶颈问题，现有计算系统仍以冯·诺依曼架构为主导，存储和计算单元相分离，需要通过数据总线进行传输交互，在数据处理量呈指数式增长的智能时代，这导致了庞大的能源与时间消耗。基于冯·诺依曼架构的单芯片算力正趋于饱和，需要更大的系统和更多的能量消耗来满足其计算需求，这构成了硅基芯片的算力瓶颈。二维材料凭借层状微结构，大的比表面积，灵敏的光、声、热、电、机械传感响应等优势，允许多种功能集成，创造出超越冯·诺依曼架构的技术，实现存内计算，感内计算，甚至是一体化的感知-存储-计算，沿着More than Moore路线实现了硅电路功能的扩展和延伸。作者系统地总结了基于二维材料的存内计算、感内计算和感知-存储-计算相融合的工作进展，并且首创性提出了一体化感知-存储-计算树基准，如图3所示，为后续对各模块性能的评估提供了重要参考指标。
图3. 超越冯·诺依曼架构的存内/感内计算以及感知-存储-计算技术3. 硅电路相兼容的晶圆级异质集成
然而，与目前硅技术的成熟工艺相比，二维器件需要一些非常规的技术，这使得二维材料在不久的将来完全取代硅是不现实的。鉴于此，作者认为二维材料的真正机会在于与硅电路的整合，作为一种替代性的补充技术，缓解甚至创造超越硅的技术。各种二维新器件将作为补充块，用于缓解硅基集成电路面临的挑战，而感知、存储和计算多功能层的三维单片集成，能够提高系统处理效率和集成密度，如图4所示。最后，作者讨论了二维材料由实验室向产业化过渡面临的挑战与障碍，并提出了针对性的解决方案和建议。
图4. 2D器件与硅电路的一体化异质集成

作者简介

向上滑动阅览

周鹏，复旦大学微电子学院教授，博士生导师。于2000年、2005年分别获复旦大学学士和博士学位。主要从事集成电路新材料，新器件及新机理、高速非易失性存储器、新型逻辑存储集成技术等研究。获得国家自然基金委杰出青年和优秀青年基金资助，入选万人计划领军人才、科技部中青年创新领军人才、上海市科技启明星和曙光人才，获上海市青年科技杰出贡献奖和自然科学二等奖。在Nature Nanotechnology，Nature Electronics，Advanced Materials，Nature Communication，IEDM等发表第一作者及通信作者论文100余篇。组织和受邀在国内外学术会议报告40余次，主持重点研发计划等项目20余项。现担任中国真空学会常务理事，中国物理学会半导体专业委员会委员，InfoMat副主编。

原文链接

https://doi.org/10.1002/adma.202106886

相关进展

化学与材料科学原创文章。欢迎个人转发和分享，刊物或媒体如需转载，请联系邮箱：[e-mail]

扫二维码｜关注我们

微信号 : Chem-MSE

诚邀投稿

欢迎专家学者提供化学化工、材料科学与工程产学研方面的稿件至[e-mail]，并请注明详细联系信息。化学与材料科学®会及时选用推送。